La piattaforma di sviluppo Arm Neoverse implementata su tecnologia di processo TSMC a 7nm

Arm, Cadence, TSMC e Xilinx presentano la prima piattaforma di sviluppo per Arm Neoverse N1 a 7nm. La piattaforma include un SoC Neoverse N1 a 2,8-3GHz implementato e verificato utilizzando un flusso completo di tool Cadence, la tecnologia di processo FinFET a 7nm di SMC e funzioni di connettività agli FPGA Xilinx tramite CCIX. 

Arm, Cadence, TSMC e Xilinx hanno annunciato un nuovo ambiente di sviluppo, validato su silicio realizzato con tecnologia di processo FinFET a 7nm di TSMC per infrastruttura cloud-to-edge di nuova generazione basata sulla nuova piattaforma Arm Neoverse N1.

La piattaforma di sviluppo di sistema (SDP) Neoverse N1 è la prima piattaforma per lo sviluppo d’infrastruttura a 7nm che consente un’accelerazione asimmetrica tramite architettura di interconnessione CCIX. La piattaforma può essere utilizzata dagli sviluppatori per la prototipazione hardware, lo sviluppo software, la convalida di sistema e il profiling/tuning delle prestazioni.

La SDP include un SoC Neoverse basato su N1 con frequenza operativa fino a 3GHz per CPU Neoverse N1, cache di dimensioni standard e, grazie alla più recente IP di sistema ottimizzata, cospicui livelli di larghezza di banda di memoria. La robustezza dell’SDP è ideale per lo sviluppo, il debug, l’ottimizzazione delle prestazioni e l’analisi del carico di lavoro di una vasta gamma di applicazioni tra cui quelle legate a machine learning (ML), intelligenza artificiale (AI) e analisi dei dati.

La SDP Neoverse N1 è stata sviluppata congiuntamente da Arm, Cadence, TSMC e Xilinx (su tecnologia di processo TSMC) e include IP Cadence per CCIX, PCI Express (PCIe) Gen 4 e DDR4 PHY. La SDP è stata implementata e verificata utilizzando un flusso completo di tool Cadence per la tecnologia di processo FinFET a 7nm di TSMC, la prima tecnologia (e la più all’avanguardia) con questa geometria prodotta in volumi. Tramite l’acceleratore Alveo U280 CCIX di Xilinx, il tutto fornisce la connettività verso gli FPGA Virtex UltraScale+ di Xilinx con protocollo di interconnessione chip-to-chip CCIX. Ai clienti con carichi di lavoro intensi, CCIX assicura un notevole miglioramento della fruibilità dell’acceleratore, migliorando prestazioni ed efficienza dei datacenter, riducendo la barriera all’ingresso nei sistemi di infrastruttura server esistenti e ottimizzando il TCO (total cost of ownership) dei sistemi di accelerazione.

La SDP Neoverse N1 sarà disponibile in lotti limitati dal secondo trimestre 2019. La piena disponibilità è prevista nei trimestri successivi. È possibile accedere allo stack software tramite i repository open source  Linaro e GitHub, i quali offrono agli sviluppatori un’esperienza software Linux ottimizzata. La scheda di accelerazione Alveo U280 Xilinx, dotata di FPGA ad alte prestazioni con memoria integrata ad alta larghezza di banda (HBM) e di interfaccia CCIX, è già disponibile e può essere acquistata direttamente da Xilinx . Sono inoltre disponibili i flussi di implementazione e verifica SoC completi di Cadence, l’IP CCIX,  PCIe Gen 4 e DDR4 e il Rapid Adoption Kit (RAK) Neoverse N1. Il tutto permette ai clienti di iniziare immediatamente a progettare SoC Neoverse basati su N1 utilizzando silicio TSMC a 7nm. Per ulteriori informazioni sulla SDP Neoverse N1, visitare la seguente pagina

www.cadence.com

Lascia un commento

Il tuo indirizzo email non sarà pubblicato. I campi obbligatori sono contrassegnati *

Questo sito usa Akismet per ridurre lo spam. Scopri come i tuoi dati vengono elaborati.

0