Keysight: Signal Integrity & Power Integrity, a Roma il 19 Giugno, a Milano il 20 Giugno

Keysight (www.keysight.com) organizza un seminario dedicato ai Bus Digitali ad alta velocità – un flusso integrato dal Design al Test.

Il desiderio di trasferire sempre più rapidamente grandi quantità di dati porta ad una intensa pressione per avere memorie DDR5 che avranno data rate duplicati rispetto alle DDR4.

Nel design di PCB ad alta velocità sia le DDR4 che le DDR5 portano nuove sfide e riducono notevolmente i margini di design.

In questa giornata, focalizzata sulle sfide dei bus digitali di 5^ Generazione, verranno illustrati flussi di design e analisi per DDR4/5 oltre ai flussi per Signal Integrity, Power Integrity nonché l’aspetto emergente del crosstalk multidominio Digitale, Analogico, RF e switching (EMC).

Come per il design, anche il test e la validazione sono chiamati a importanti evoluzioni: Keysight è pronta al fianco dei propri Clienti con la strumentazione più avanzata.

AGENDA

09:15 Registrazione e welcome coffee

09:45 Progettazione bus seriali ad alta velocità

11:00 Progettazione bus di memoria DDR

12:00 La rivoluzione dei futuri bus digitali di 5^ Generazione, quali implicazioni dovrà affrontare il testing?

13:00 pranzo

14:00 Analisi di Power Integrity e interferenze su schede miste analogiche/digitali

15:00 Intervento ospite industriale

15:30 Simulazioni elettrotermiche PCB

16:00 Conclusioni e saluti

Registrati subito al seguente link: https://bit.ly/2HTJQpi 

Gli esperti Keysight saranno a disposizione per rispondere alle domande e per le dimostrazioni delle soluzioni presentate.

A Roma il 19 Giugno 2019, a Milano il 20 Giugno 2019.

 

Lascia un commento

Il tuo indirizzo email non sarà pubblicato. I campi obbligatori sono contrassegnati *

Questo sito usa Akismet per ridurre lo spam. Scopri come i tuoi dati vengono elaborati.

0