Keysight: Signal Integrity & Power Integrity, a Roma il 19 Giugno, a Milano il 20 Giugno

Keysight (www.keysight.com) organizza un seminario dedicato ai Bus Digitali ad alta velocità – un flusso integrato dal Design al Test. Il desiderio di trasferire sempre più rapidamente grandi quantità di dati porta ad una intensa… continua a leggere Leggi il seguito

Cadence realizza il primo prototipo su silicio dell’IP dello standard DDR5 sviluppato in JEDEC

Il chip di test fabbricato con il processo TSMC da 7nm raggiunge una velocità di trasferimento dati pari a 4400MT/s. Cadence ha annunciato di aver realizzato su primo prototipo su silicio dell’IP di interfaccia per la versione preliminare… continua a leggere Leggi il seguito

0